本书按照教学过程中的项目进行编写，各项目相关知识的推进符合教学规律，书中的内容全部符合IEEE 1364-2001标准。
全书分为7个项目：项目1主要阐述了Verilog HDL标准，并对Verilog HDL完成的两大功能进行了综述；项目2介绍了数据流建模；项目3介绍了结构化建模，包括门级原语和层次建模；项目4介绍了行为建模；项目5介绍了状态机建模；项目6列举了一些实用的数字电路设计实例；项目7设计了一个简易CPU，建议将该项目作为学生的毕业设计项目或者实训项目。
本书可作为高职院校EDA技术和Verilog语言基础课及其相关实验指导课的教材，也可作为Verilog语言的初学者和中级水平的读者的参考书。

项目1 Verilog HDL综述
任务1.1 Verilog HDL标准
任务1.2 电路设计
一、设计举例
二、查看电路图
任务1.3 电路仿真
一、仿真举例
二、基于ModelSim的仿真步骤
三、结构化过程语句Initial
四、延时仿真
五、仿真常用系统函数和任务
项目小结
习题1
项目2 数据流建模
任务2.1 连续赋值语句
任务2.2 运算符类型
一、算术运算符
二、关系运算符
三、按位运算符
四、缩减运算符
五、逻辑运算符
六、条件运算符
七、移位运算符
八、位拼接运算符
九、运算符的优先级
任务2.3 基本语法及其学习建议
一、四值逻辑
二、多驱动源和信号强度
三、常量
四、标识符
项目小结
习题2
项目3 结构化建模
任务3.1 门级原语
任务3.2 层次建模
项目小结
习题3
项目4 行为建模
任务4.1 结构化过程语句always
任务4.2 过程赋值语句
任务4.3 选择语句
一、if条件语句
二、case多路分支语句
三、选择语句总结
任务4.4 循环语句
一、for语句
二、repeat语句
三、循环语句总结
任务4.5 块语句(begin/end)
任务4.6 任务和函数语句
一、task语句
二、function语句
任务4.7 流水线设计
项目小结
习题4
项目5 状态机建模
任务5.1 同步有限状态机引例
任务5.2 状态机的基本概念
一、状态机的基本描述方式
二、状态机的基本要素及分类
三、单进程、双进程和多进程状态机
任务5.3 状态机的编码方法
一、编码方法比较
二、非法状态的处理
项目小结
习题5
项目6 数字电路设计举例
任务6.1 表决器设计
一、设计要求
二、设计分析
三、设计与仿真
任务6.2 计数器设计
一、设计要求
二、设计分析
三、设计与仿真
任务6.3 分频器设计
一、偶数分频
二、奇数分频
三、2n分频
四、分频器电路测试
任务6.4 流水灯控制器设计
一、设计要求
二、设计分析
三、设计与仿真
任务6.5 交通灯控制器设计
一、设计要求
二、设计分析
三、设计与仿真
任务6.6 序列检测器设计
一、设计要求
二、设计分析
三、设计与仿真
任务6.7 汉字显示设计
一、设计要求
二、设计分析
三、设计与仿真
任务6.8 梯形波设计
一、设计要求
二、设计分析
三、设计与仿真
任务6.9 数字钟设计
一、设计要求
二、设计分析
三、设计与仿真
任务6.10 信号发生器设计
一、设计要求
二、设计分析
三、设计与仿真
项目小结
习题6
项目7 简易CPU设计
任务7.1 简易处理器的系统架构设计
一、简易处理器的组成结构
二、简易处理器的功能
三、指令系统的设计
任务7.2 简易处理器的设计实现
一、顶层系统设计
二、基本部件设计
任务7.3 简易处理器的仿真验证
项目小结
习题7
参考文献