本书是在1998年北京航空航天大学出版社出版的《复杂数字电路与系统的Verilog HDL设计技术》和2003年《Verilog数字系统设计教程》基础上修订的，是一本既有理论又有实践的设计大全。

本书可作为电子工程类、自动控制类、计算机类的大学本科高年级及研究生教学用书，亦可供其他工程人员自学与参考。

本书讲述了自20世纪90年代开始在美国和其他先进的工业化国家逐步推广的利用硬件描述语言(Verilog HDL)建模、仿真和综合的设计复杂数字逻辑电路与系统的方法和技术。书中内容从算法和计算的基本概念出发，讲述如何由硬线逻辑电路来实现复杂数字逻辑系统的方法。全书共分4部分。第一部分共8章，即Verilog数字设计基础篇，可作为本科生的入门教材。第二部分共10章，即设计和验证篇，可作为本科高年级学生或研究生学习数字系统设计的参考书。第三部分为实践篇，共提供12个上机练习和实验范例。第四部分是语法篇，即Verilog硬件描述语言参考手册；IEEE Verilogl364—2001标准简介，以反映Verilog语法的最新变化，可供读者学习、查询之用。

本书的教学方式以每2学时讲授一章为宜，每次课后需要花10h复习思考。完成10章学习后，就可以开始做上机练习，由简单到复杂，由典型到一般，循序渐进地学习Verilog HDL基础知识。按照书上的步骤，可以使大学电子类及计算机工程类本科及研究生，以及相关领域的设计工程人员在半年内掌握Verilog HDL设计技术。

本书可作为电子工程类、自动控制类、计算机类的大学本科高年级及研究生教学用书，亦可供其他工程人员自学与参考。

绪论

第一部分 Verilog数字设计基础

第1章 Verilog的基本知识

第2章 Verilog语法的基本概念

第3章 模块的结构、数据类型、变量和基本运算符号

第4章 运算符、赋值语句和结构说明语句

第5章 条件语句、循环语句、块语句与生成语句

第6章 结构语句、系统任务、函数语句和显示系统任务

第7章 调试用系统任务和常用编译预处理语句

第8章 语法概念总复习练习

第二部分 设计和验证部分

第9章 Verilog HDL模型的不同抽象级别

第10章 如何编写和验证简单的纯组合逻辑模块

第ll章 复杂数字系统的构成

第12章 同步状态机的原理、结构和设计

第13章 设计可综合的状态机的指导原则

第14章 深入理解阻塞和非阻塞赋值的不同

第15章 较复杂时序逻辑电路设计实践

第16章 复杂时序逻辑电路设计实践

第17章 简化的RISC_CPU设计

第18章 虚拟器件／接口、IP和基于平台的设计方法及其在大型数字系统设计中的作用

第三部分 设计示范与实验练习

概述

练习一 简单的组合逻辑设计

练习二 简单分频时序逻辑电路的设计

练习三 利用条件语句实现计数分频时序电路

练习四 阻塞赋值与非阻塞赋值的区别

练习五 用always块实现较复杂的组合逻辑电路

练习六 在Verilog HDL中使用函数

练习七 在Verilog HDL中使用任务(task)

练习八 利用有限状态机进行时序逻辑的设计

练习九 利用状态机实现比较复杂的接口设计

练习十 通过模块实例调用实现大型系统的设计

练习十一 简单卷积器的设计

附录一 A／D转换器的Verilog HDL模型机所需要的技术参数

附录二 2K*8位异步CMOS静态RAM HM一65162模型

练习十二 利用SRAM设计一个FIFO

第四部分 语法篇

语法篇1 关于Verilog HDL的说明

语法篇2 Verilog硬件描述语言参考手册

参考文献