集成电路低功耗设计算法需要更为高效的电路时延和功耗分析算法，所以提高电路时延和功耗统计分析的效率，不仅是电路时延和功耗统计分析领域的研究方向，也是电路低功耗设计统计方法研究进一步发展的关键。针对可逆电路对低功耗设计的潜在优势，胡靖著的《可逆逻辑电路综合及可测性设计技术》以可逆电路为背景，对结合物理因素的逻辑综合优化方法和性能分析方法进行了深入的研究，旨在探讨低功耗设计中以物理因素为中心的逻辑综合优化方法和性能分析方法。

《可逆逻辑电路综合及可测性设计技术》中分析了可逆电路的工作特点、综合优化及其性能分析等问题，以矩阵模型和符号代数作为理论基础，提出了一种符号综合方法；胡靖著的《可逆逻辑电路综合及可测性设计技术》研究了可逆电路的时延分析问题，针对串扰对电路的时延带来的影响，探讨了串扰时延的计算方法，进一步在考虑面积、时延、串扰等条件约束下利用成本函数来指导综合过程。

第1章 概述

 1.1 集成电路技术的发展和研究目标

1.1.1 集成电路发展带来的挑战

1.1.2 研究意义和研究目标

 1.2 国内外的研究现状

1.2.1 低功耗电路结构

1.2.2 低功耗性能分析

 1.3 本书的研究内容

第2章 集成电路低功耗设计概述

 2.1 集成电路功耗的组成

 2.2 集成电路低功耗设计方法

2.2.1 集成电路的功耗分析

2.2.2 低功耗设计方法

2.2.3 不同层次的低功耗设计技术

 2.3 本章小结

第3章 可逆逻辑电路

 3.1 引言

 3.2 可逆

 3.3 可逆逻辑门

3.3.1 N0T逻辑门

3.3.2 CNOT逻辑门

3.3.3 (2-bit)Toffoli逻辑门

3.3.4 (m-bit)Tbffoli逻辑门

3.3. 5交换门

3.3.6 控制交换门

 3.4 本章小结

第4章 可逆电路的符号综合方法

 4.1 引言

 4.2 不可逆逻辑的可逆化

 4.3 模板匹配法

 4.4 符号综合方法

4.4.1 数学模型

4.4.2 符号代数方法

4.4.3 缩减时延

4.4.4 成本函数

4.4.5 减少垃圾线

4.4.6 算法描述

4.4.7 实验结果

 4.5 本章小结

第5章 考虑串扰的可逆电路综合

 5.1 引言

 5.2 串扰时延模型

5.2.1 串扰计算

5.2.2 串扰时延模型

 5.3 交换线间排列

 5.4 成本函数CF的确定

 5.5 综合算法

 5.6 实验结果

 5.7 本章小结

第6章 工艺参数变动下可逆电路的时延和漏功耗分析

 6.1 引言

 6.2 工艺参数变动下的时延分析

6.2.1 加法ADD操作

6.2.2 取最大值MAX操作

 6.3 工艺参数变动下的漏功耗分析

 6.4 实验结果

 6.5 本章小结

第7章 工艺参数变动下可逆电路的层次化性能分析

 7.1 引言

 7.2 层次模型

 7.3 物理级和逻辑级的详细分析

 7.4 层次化性能分析

7.4.1 层次化方差分析

7.4.2 CH(相关系数一海森矩阵)参数约简方法

 7.5 探索时空参数下的高次模型拟合

7.5.1 时空参数分析

7.5.2 空间参数分析

 7.6 实验结果

 7.7 本章小结

第8章 可逆电路的测试综合方法

 8.1 引言

 8.2 经典电路的测试技术

8.2.1 故障类型及建模

8.2.2 故障模拟

8.2.3 自动测试向量生成方法.

8.2.4 扫描设计

 8.3 可逆逻辑电路的可测性设计方法

8.3.1 可测性可逆逻辑的基本概念

8.3.2 构造可逆电路可测性实现的分析算法

8.3.3 实验结果

 8.4 内建自测试

8.4.1 伪随机序列生成电路

8.4.2 LF.R序列与反馈多项式的关系

8.4.3 LFSR序列特性

8.4.4 伪随机序列电路的设计

 8.5 本章小结

结语

附录

 附录1 术语表

 附录2 Grobner基

 附录3 典型的可逆电路综合算法

 附录4 实验所用到的部分可逆电路[106]

参考文献

后记