本书是关于介绍“集成电路测试技术基础”的教学用书，包括数字集成电路测试技术、模拟集成电路测试技术、数模混合集成电路测试技术三大部分内容，主要介绍逻辑数字集成电路测试、时序数字电路的测试、内嵌自测试的原理和方法、模拟集成电路测试技术、混合信号测试技术。与本书配套的DVD演示片主要介绍的是混合信号集成电路的测试原理和方法，包括混合信号测试系统的硬件组成、硬件连接及操作、LabVIEw软件的使用等，与图书文字内容相辅相成，以助于深化理解测试的概念。

本书包括数字集成电路测试技术、模拟集成电路测试技术、数模混合集成电路测试技术三大部分内容，主要介绍逻辑数字集成电路测试、时序数字电路的测试、内嵌自测试的原理和方法、模拟集成电路测试技术、混合信号测试技术。另外，本书配有一张DVD演示光盘，主要介绍的是混合信号集成电路的测试原理和方法，包括混合信号测试系统的硬件组成、硬件连接及操作、LabVIEW软件的使用等，与图书文字内容相辅相成，以助于深化理解测试的概念。

本书适用于集成电路测试领域的技术人员阅读，也可作为微电子专业本科生和研究生的教材。

第1章 数字集成电路中常见的故障

 1．1 基本概念

 1．2 故障模型

1．2．1 固定故障模型 

1．2．2 桥接故障 

1．2．3 在CMOS集成电路中的中断故障和晶体管固定关断故障 

1．2．4 延迟故障 

 1．3 暂态故障

第2章 组合逻辑电路的测试方法

 2．1 数字电路的故障诊断

 2．2 组合逻辑电路的向量生成技术

2．2．1 一维敏感路径法

2．2．2 布尔差分法

2．2．3 D算法

2．2．4 路径引导算法

2．2．5 扇出引导算法

2．2．6 延迟故障检测

 2．3 组合逻辑电路中多故障的检测

第3章 可测试性逻辑电路的设计

 3．1 Reed—Muller扩展法

 3．2 三级或-与-或设计

 3．3 可测试逻辑的自动综合

 3．4 多级组合逻辑电路的可测试性设计

3．4．1 单体提取法

3．4．2 双体提取法

3．4．3 双体及补体同时提取法

 3．5 可测试逻辑电路的综合

 3．6 在组合逻辑电路中路径延迟故障的测试

 3．7 可测试的PLA设计

第4章 时序电路的测试方法

 4．1 使用迭代法对时序电路进行测试

 4．2 状态表验证法

 4．3 基于电路结构的测试方法

 4．4 功能故障模型

 4．5 基于功能故障模型的测试向量生成

第5章 时序电路可测试性设计

 5．1 可控制性和可观测性

 5．2 提高可测试性的Ad Hoc设计规则

 5．3 可诊断时序电路的设计

 5．4 可测试时序电路设计中的扫描路径技术

 5．5 电平敏感型扫描设计(LSSD)

5．5．1 时钟无冒险锁存

5．5．2 LSSD设计规则 

5．5．3 LSSD方法的优点

 5．6 随机扫描技术

 5．7 局部扫描

 5．8 使用非扫描技术进行可测试性时序电路的设计

 5．9 相交检测

 5．10 边界扫描技术

第6章 内嵌自测试

 6．1 BIST的测试向量生成技术

6．1．1 穷举测试法

6．1．2 伪穷举测试向量生成技术

6．1．3 伪随机向量生成法

6．1．4 确定性测试法

 6．2 输出响应分析

6．2．1 转换计数

6．2．2 并发检验

6．2．3 签名分析法

 6．3 循环型BIST

 6．4 SoC设计中的BIST／DFT综合策略

第7章 模拟电路的测试

 7．1 简介

7．1．1 模拟电路特性

7．1．2 模拟故障机理和故障模型

 7．2 模拟电路的测试

7．2．1 模拟电路测试方法

7．2．2 模拟测试波形

7．2．3 直流参数测量

7．2．4 交流参数测试

第8章 混合信号测试

 8．1 模数转换器简介

 8．2 ADC和DAC的电路结构

8．2．1 DAC电路结构

8．2．2 ADC电路结构

 8．3 ADC和DAC的特性参数和故障模型

 8．4 IEEE 1057标准

 8．5 ADC在时域内的测试

8．5．1 输出编码

8．5．2 编码转换等级测试(静态)

8．5．3 编码转换等级测试(动态)

8．5．4 增益和偏置测试

8．5．5 线性化误差和最大静态误差

8．5．6 正弦波适应测试

 8．6 频域ADC的测试

 8．7 混合信号测试总线标准——IEEE 1149．4标准

8．7．1 IEEE 1149．4标准概述

8．7．2 IEEE 1149．4电路结构

8．7．3 IEEE 1149．4标准的指令

8．7．4 IEEE 1149．4的测试模式

第9章 混合信号测试应用简介

 9．1 测试方案

 9．2 测试结果

参考文献