《纳米级集成电路系统电源完整性分析》广泛讨论了学术界、工业界和实验阶段的关于电源完整性的一些成果，从电路和芯片设计者的观点出发讨论说明电源完整性退化和它的复杂性。本书也在一些细节上讨论了电源管理和低功耗设计对电源完整性退化的影响。目前世面上的书关注建模、仿真和分析，而对于设计者来说，可能更关注他们碰到的实际问题，尤其希望在设计早期就能关注一些细节问题，从而能对系统设计和工艺限制的问题提前想好对策。

本书作者(桥本正德、拉杰·耐尔)以系统级电源完整性为切入点，深入探讨了电源完整性的影响、时钟产生及分布、输入／输出单元中的电源完整性设计、电源完整性建模、温度效应以及低功耗电源完整性设计等方面的问题，并以IBM POWER7+处理器芯片作为实例进行分析，最后针对新型碳纳米管互连元件在电源完整性中的应用做了简要讨论。

进入2l世纪以来，集成电路制造工艺的发展日新月异，目前已经进入到了前所未有的纳米级阶段。电源完整性作为系统级芯片设计的重要课题，直接影响到集成电路的可靠性、性能以及功耗。因此，《纳米级集成电路系统电源完整性分析》作者(桥本正德、拉杰·耐尔)以系统级电源完整性为切入点，深入探讨了电源完整性的影响、时钟产生及分布、输入／输出单元中的电源完整性设计、电源完整性建模、温度效应以及低功耗电源完整性设计等方面的问题，并以IBM POWER7+处理器芯片作为实例进行分析，最后针对新型碳纳米管互连元件在电源完整性中的应用做了简要讨论。

本书可作为高等院校电子科学与技术、电子与信息工程、自动化等专业高年级本科生和研究生有关集成电路和系统设计方面课程的教材，或作为相关领域工程技术人员的参考书。

译者序

原书前言

致谢

作者简介

本书作者及分工

第1章　集成电路电源完整性的重要性

　1.1　晶体管缩放和电源完整性退化过程

　　1.1.1　恒定功率（ＣＰ）和恒定功率密度（ＣＰＤ）缩放下电源完整性

　　1.1.2　低功耗设计及电源完整性退化

　　1.1.3　集成电路中的电源网格噪声

　　1.1.4　电源完整性退化对Ｉ／Ｏ电路及信号完整性的影响

　1.2　电源完整性恶化的因素

　　1.2.1　电源完整性退化对良率的影响

　　1.2.2　减少电压扩展和增加功率

　　1.2.3　制造及封装技术的增强和成本

　　1.2.4　设计和验证成本

　　1.2.5　不可持续的能源浪费

　1.3　参考文献

第2章　电源和衬底噪声对电路的影响

　2.1　电源噪声和衬底噪声

　2.2　路径以及延迟单元和电源噪声

　　2.2.1　路径延迟和电源噪声之间的关系

　　2.2.2　组合单元延迟

　　2.2.3　触发器时间特性

　2.3　耦合效应电路级时序分析

　　2.3.1　难点

　　2.3.2　电源噪声的时间和空间的相关性

　　2.3.3　统计噪声模型

　　2.3.4　个案分析

　2.4　模拟／射频（ＲＦ）电路的噪声影响

　　2.4.1　电源噪声

　　2.4.2　衬底噪声

　2.5　习题

　2.6　参考文献

第3章　电源完整性中的时钟产生和分布

　3.1　时钟延时、偏移以及抖动

　3.2　用于时钟树的互连元件

　　3.2.1　互连元件的寄生器件

　　3.2.2　电感的定义

　　3.2.3　电感提取

　　3.2.4　互连元件仿真

　　3.2.5　专用的感性互连元件

　　3.2.6　信号传输时间和电感

　3.3　时钟树结构及其仿真

　　3.3.1　时钟树结构

　　3.3.2　工业级时钟分布网络应用

　3.4　电源噪声引起的时钟偏移

　　3.4.1　串行电路中的电源噪声

　　3.4.2　噪声敏感的时钟分布网络仿真

　　3.4.3　在电压Ｖ和温度Ｔ变化的情况下，时钟偏移分析的实例

　　3.4.4　与时钟偏移和电源噪声有关的其他工作

　3.5　时钟产生

　　3.5.1　对与电源完整性有关的锁相环和延迟锁相环的讨论

　　3.5.2　锁相环结构

　　3.5.3　准则1：将锁相环与噪声进行隔离

　　3.5.4　准则2：将单端电路以及物理版图设计为差分形式

　　3.5.5　准则3：环路滤波器、偏置产生电路和压控振荡器的电源抑制比、

噪声设计

　3.6　数据通信的时钟提取

　　3.6.1　开关式鉴相器

　　3.6.2　数据恢复延迟锁相环和相位插值器

　3.7　总结

　3.8　参考文献

第4章　Ｉ／Ｏ电路中的信号及电源完整性设计

　4.1　引言

　4.2　单端Ｉ／Ｏ电路设计

　　4.2.1　同步开关输出噪声

　　4.2.2　测量的同步开关输出噪声与仿真值的相关性

　　4.2.3　片上电源分布网络的测量以及全局电源分布网络中的反谐振峰值

　　4.2.4　信号完整性和电源完整性的联合仿真

　　4.2.5　从专用集成电路芯片中所见的整体电源分布网络阻抗

　　4.2.6　频域内的目标阻抗

　　4.2.7　采用依赖于频率目标阻抗的信号衰减估计

　4.3　差分Ｉ／Ｏ设计

　　4.3.1　差分Ｉ／Ｏ电路的信号完整性建模

　　4.3.2　差分传输线、串扰噪声和通孔的影响

　　4.3.3　机织玻璃纤维的共模转换

　4.4　三维系统级封装中的电源完整性设计和评估

　　4.4.1　宽总线结构的优势

　　4.4.2　三种层叠芯片和三维系统级封装配置

　　4.4.3　完整的电源分布网络阻抗及其对同步开关输出噪声的影响

　4.5　总结

　4.6　参考文献

第5章　电源完整性退化及建模

　5.1　背景

　5.2　电源完整性建模

　　5.2.1　板级电源完整性

　　5.2.2　封装管壳的电源完整性

　　5.2.3　片上电源网格完整性

　5.3　电源完整性分析

　5.4　频域分析

　5.5　时域分析

　5.6　目标阻抗背景

　5.7　问题公式化

　5.8　最坏情况电源分布网络输出电压噪声

　5.9　无可实现性限制的阻抗

　5.10　具有可实现性限制的阻抗

　　5.10.1　一阶阻抗

　　5.10.2　二阶阻抗

　5.11　实际电源分布网络

　　5.11.1　无等效串联电阻的理想ＬＣ结构

　　5.11.2　具有等效串联电阻的标准ＬＣ结构

　　5.11.3　完整的电源分布网络通路

　Ⅻ 纳米级集成电路系统电源完整性分析

　5.12　总结

　5.13　参考文献

第6章　电源完整性的集总、分布和三维建模

　6.1　三维电源分布网络建模

　　6.1.1　分布电源网格模型

　　6.1.2　电流激励模型

　　6.1.3　集总模型

　　6.1.4　片上电感效应

　6.2　三维电源分布网络分析流程

　6.3　实验结果

　　6.3.1　电流分布模型

　　6.3.2　共振现象

　　6.3.3　去耦电容

　　6.3.4　层与层之间的互连阻抗

　　6.3.5　最坏情况下的噪声电压

　　6.3.6　流浪波

　6.4　总结

　6.5　习题

　6.6　参考文献

第7章　芯片温度和电源完整性的影响

　7.1　超大规模集成电路与系统中高温的影响

　　7.1.1　对电源的影响

　　7.1.2　性能的含义

　　7.1.3　可靠性问题

　7.2　温度分布及对电压降的影响

　　7.2.1　温度的分布和管理

　　7.2.2　负载变化对于电压降的影响

　　7.2.3　互连电阻对电压降的影响

　7.3　温度和电压降的建模与评估

　　7.3.1　热建模

　　7.3.2　直接测温

　　7.3.3　电压降建模

　7.4　Ａｌｐｈａ处理器的温度和电压降概览图

　7.5　高温下增强电源分布鲁棒性设计

　　7.5.1　布图规划

　　7.5.2　电源引脚分布

　　7.5.3　从设计到生产制造

　7.6　总结

　7.7　习题

　7.8　参考文献

第8章　低功耗技术和电源完整性影响

　8.1　数字ＣＭＯＳ电路功耗及电源电压降低

　　8.1.1　动态功耗

　　8.1.2　短路功耗

　　8.1.3　泄漏功耗

　8.2　电源电压降低

　8.3　门控时钟

　　8.3.1　概述

　　8.3.2　电源完整性问题

　　8.3.3　电荷泵有源噪声调整

　8.4　门控电源

　　8.4.1　概述

　　8.4.2　浪涌电流以及浪涌电流引入噪声

　　8.4.3　阱结构和浪涌电流引入噪声

　　8.4.4　阱结构和体连接

　　8.4.5　多门控浪涌电流引入噪声

　　8.4.6　去耦合

　　8.4.7　结构、系统级技术和有源噪声调整

　8.5　习题

　8.6　参考文献

第9章　利用ＩＢＭ ＰＯＷＥＲ7＋处理器芯片进行电源完整性的案例研究

　9.1　概述

　9.2　ＩＢＭ ＰＯＷＥＲ7＋微处理器芯片描述

　9.3　ＩＢＭ处理器芯片的电源完整性考虑

　9.4　电源完整性的低电流估计方法

　9.5　ＰＯＷＥＲ7＋电源网格设计考虑

　9.6　静态电源网格验证

　9.7　瞬态电源网格分析

　9.8　致谢

　9.9　参考文献

第10章　用于电源传输的碳纳米管互连元件

　10.1　为什么要选择新的互连材料

　 纳米级集成电路系统电源完整性分析

　　10.1.1　增加的铜互连电阻率

　　10.1.2　电迁移可靠性

　　10.1.3　铜互连元件尺寸的缩小趋势

　10.2　碳纳米管的基本特性

　　10.2.1　手征性

　　10.2.2　电流带载能力

　　10.2.3　热传导性

　10.3　碳纳米管的电气特性

　　10.3.1　电阻

　　10.3.2　电容

　　10.3.3　电感

　10.4　碳纳米管互连元件

　　10.4.1　碳纳米管互连电阻

　　10.4.2　碳纳米管互连电容

　　10.4.3　碳纳米管互连电感

　10.5　碳纳米管互连元件的热管理

　　10.5.1　三维集成电路中的硅通孔

　10.6　碳纳米管互连元件的制造和集成

　　10.6.1　标准ＶＬＳＩ工艺下的碳纳米管集成

　　10.6.2　碳纳米管互连制造的突出特点

　10.7　用于电源完整性的碳纳米管

　　10.7.1　结构上及热方面的优点

　　10.7.2　电迁移可靠性

　　10.7.3　低阻电源网格

　10.8　总结

　10.9　参考文献